Skip to content

LuisMarioRC/PBL-Coffee-Machine

BranchesTags

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

2 Commits
db
db
 
 
incremental_db
incremental_db
 
 
output_files
output_files
 
 
simulation/qsim
simulation/qsim
 
 
PBL4.qpf
PBL4.qpf
 
 
PBL4.qsf
PBL4.qsf
 
 
PBL4.v
PBL4.v
 
 
PBL4.v.bak
PBL4.v.bak
 
 
README.md
README.md
 
 
Waveform.vwf
Waveform.vwf
 
 
WaveformDECODespera.vwf
WaveformDECODespera.vwf
 
 
WaveformM2secunD.vwf
WaveformM2secunD.vwf
 
 
WaveformMprim.vwf
WaveformMprim.vwf
 
 
WaveformNEWm3.vwf
WaveformNEWm3.vwf
 
 
WaveformTESTEMAIN.vwf
WaveformTESTEMAIN.vwf
 
 
WaveformTESTEmaquina2.vwf
WaveformTESTEmaquina2.vwf
 
 
WaveformTESTEmaquina3.vwf
WaveformTESTEmaquina3.vwf
 
 
WaveformsensoTest1.vwf
WaveformsensoTest1.vwf
 
 
decodBEBIDA.v
decodBEBIDA.v
 
 
decodBEBIDA.v.bak
decodBEBIDA.v.bak
 
 
decodERRORdeBEBIBA.v
decodERRORdeBEBIBA.v
 
 
decodERRORdeBEBIBA.v.bak
decodERRORdeBEBIBA.v.bak
 
 
decodSENSORES.v
decodSENSORES.v
 
 
decodSENSORES.v.bak
decodSENSORES.v.bak
 
 
decod_ersensores.v
decod_ersensores.v
 
 
decod_ersensores.v.bak
decod_ersensores.v.bak
 
 
decod_ersensores2.v
decod_ersensores2.v
 
 
decod_ersensores2.v.bak
decod_ersensores2.v.bak
 
 
decodbebida1.v
decodbebida1.v
 
 
decodbebida1.v.bak
decodbebida1.v.bak
 
 
decodbebida2.v
decodbebida2.v
 
 
decodbebida2.v.bak
decodbebida2.v.bak
 
 
demux1x2.v
demux1x2.v
 
 
demux1x2.v.bak
demux1x2.v.bak
 
 
divisor.v
divisor.v
 
 
divisor.v.bak
divisor.v.bak
 
 
flipflopD.v
flipflopD.v
 
 
flipflopD.v.bak
flipflopD.v.bak
 
 
flipflopT.v
flipflopT.v
 
 
flipflopT.v.bak
flipflopT.v.bak
 
 
leveltopulse.v
leveltopulse.v
 
 
leveltopulse.v.bak
leveltopulse.v.bak
 
 
maquinaprim.v
maquinaprim.v
 
 
maquinaprim.v.bak
maquinaprim.v.bak
 
 
maquinasecund.v
maquinasecund.v
 
 
maquinasecund.v.bak
maquinasecund.v.bak
 
 
mux4_1.v
mux4_1.v
 
 
mux4_1.v.bak
mux4_1.v.bak
 
 
newmaquina3.v
newmaquina3.v
 
 
newmaquina3.v.bak
newmaquina3.v.bak
 
 
segmentos.v
segmentos.v
 
 
segmentos.v.bak
segmentos.v.bak
 
 
testemaquinas.v
testemaquinas.v
 
 

Repository files navigation

PBL da Disciplina de Circuíto Digitais

Resumo do projeto:

O Problema tem por objetivo criar um projeto na linguagem de descrição de hardware Verilog,
onde simula uma máquina de café adequado para ser utilizado em um CPLD.

About

Projeto da disciplina de MI- Circuito Digitais.

Resources

Readme
Activity

Stars

0 stars

Watchers

1 watching

Forks

0 forks
Report repository

Releases

No releases published

Packages

No packages published

Languages