Merge pull request #196 from chavid/fpga

Café FPGA

Gemfile.lock

@@ -7,7 +7,7 @@ GEM
       minitest (~> 5.1)
       tzinfo (~> 1.1)
       zeitwerk (~> 2.2, >= 2.2.2)
-    addressable (2.8.1)
+    addressable (2.8.5)
       public_suffix (>= 2.0.2, < 6.0)
     coffee-script (2.4.1)
       coffee-script-source
@@ -17,15 +17,15 @@ GEM
     commonmarker (0.17.13)
       ruby-enum (~> 0.5)
     concurrent-ruby (1.2.2)
-    dnsruby (1.61.9)
-      simpleidn (~> 0.1)
+    dnsruby (1.70.0)
+      simpleidn (~> 0.2.1)
     em-websocket (0.5.3)
       eventmachine (>= 0.12.9)
       http_parser.rb (~> 0)
     ethon (0.16.0)
       ffi (>= 1.15.0)
     eventmachine (1.2.7)
-    execjs (2.8.1)
+    execjs (2.9.1)
     faraday (1.10.3)
       faraday-em_http (~> 1.0)
       faraday-em_synchrony (~> 1.0)
@@ -49,7 +49,7 @@ GEM
     faraday-patron (1.0.0)
     faraday-rack (1.0.0)
     faraday-retry (1.0.3)
-    ffi (1.15.5)
+    ffi (1.16.3)
     forwardable-extended (2.6.0)
     gemoji (3.0.1)
     github-pages (223)
@@ -240,11 +240,11 @@ GEM
     pathutil (0.16.2)
       forwardable-extended (~> 2.6)
     public_suffix (4.0.7)
-    racc (1.6.2)
+    racc (1.7.3)
     rb-fsevent (0.11.2)
     rb-inotify (0.10.1)
       ffi (~> 1.0)
-    rexml (3.2.5)
+    rexml (3.2.6)
     rouge (3.26.0)
     ruby-enum (0.9.0)
       i18n
@@ -264,15 +264,15 @@ GEM
     terminal-table (1.8.0)
       unicode-display_width (~> 1.1, >= 1.1.1)
     thread_safe (0.3.6)
-    typhoeus (1.4.0)
+    typhoeus (1.4.1)
       ethon (>= 0.9.0)
     tzinfo (1.2.11)
       thread_safe (~> 0.1)
     unf (0.1.4)
       unf_ext
-    unf_ext (0.0.8.2)
+    unf_ext (0.0.9.1)
     unicode-display_width (1.8.0)
-    zeitwerk (2.6.7)
+    zeitwerk (2.6.12)
 
 PLATFORMS
   x86_64-linux

_posts/2023-09-10-cafes-loops.html → _posts/2023-09-10-cafe-loops.html

@@ -3,8 +3,8 @@
 title: "Café LoOPS du 24 octobre 2023 : PyES, an open-source software for the simulation of thermodynamic equilibria"
 categories: cafés
 ev_link: https://reseau-loops.github.io/cafes/
-ev_startDate: Tue, 24 March 2023 13:00:00 +0200
-ev_endDate: Tue, 24 March 2023 14:00:00 +0200
+ev_startDate: Tue, 24 October 2023 13:00:00 +0200
+ev_endDate: Tue, 24 October 2023 14:00:00 +0200
 ev_keywords: [Python, Qt, PySide]
 ---
 
@@ -21,7 +21,6 @@
 
 <p>
 Cette rencontre se tiendra à l'Auditorium Irène Joliot-Curie, Batiment 100 d'IJCLab, de 13h à 14h. L'entrée se fera côté parking.
-Pour suivre par ZOOM, consultez <a href="https://indico.ijclab.in2p3.fr/event/9496/">cette page</a>.
 </p>
 
 <p>

_posts/2023-11-23-cafe-loops.html

@@ -0,0 +1,54 @@
+---
+layout: post
+title: "Café LoOPS du 12 décembre 2023 : à chacun son processeur maison !"
+categories: cafés
+ev_link: https://reseau-loops.github.io/cafes/
+ev_startDate: Tue, 12 December 2023 13:00:00 +0200
+ev_endDate: Tue, 12 December 2023 14:00:00 +0200
+ev_keywords: [Fpga]
+---
+
+
+<p>
+<img src="{{ site.url }}/images/adventures-with-fpgas.png" align="right">
+</p>
+
+&nbsp;
+
+<p>
+Un jour, tout un chacun pourra concevoir son propre processeur ! Et si c'était maintenant ?
+<a href="https://www.linkedin.com/in/blevy">Bruno Levy</a> nous propose une introduction aux FPGAs et à RISC-V.
+Dans les locaux d'IJCLab, de 13h à 14h.
+</p>
+
+<!-- more -->
+
+<p>
+Un FPGA est une sorte de "glaise électronique", qu'on peut modeler à sa guise pour créer n'importe quel circuit logique (microprocesseur, pilote de périphérique, controleur de SDRAM,
+générateur de signal vidéo, console des années 90, DSP,  ...). Autrefois réservée à un public averti (et fortuné), cette technologie se démocratise de plus en plus, grâce à différentes évolutions :
+<ul>
+<li>le prix du matériel (à partir de quelques dizaines d'Euros)</li>
+<li>les outils Open-Source de Claire Wolf (yosys et nextpnr)</li>
+<li>le standard ouvert Risc-V (pour ceux qui ont besoin d'intégrer un micro-processeur dans leur design)</li>
+</ul>
+</p>
+
+<p>
+Dans cette présentation, Bruno Levy nous montrera les premières étapes pour démarrer, et des pointeurs pour aller plus loin, de la simple LED qui clignotte jusqu'à un micro-processeur "FemtoRV" pipeliné capable de faire tourner DOOM.
+Les fichiers sources et les explications sont <a href="https://github.com/BrunoLevy/learn-fpga">disponibles ici</a>. 
+</p>
+
+<p>
+Cette rencontre se tiendra à l'<a href="https://www.openstreetmap.org/?mlat=48.69821&mlon=2.17732#map=19/48.69821/2.17732">Auditorium Irène Joliot-Curie</a>,
+bâtiment 100 d'IJCLab, de 13h à 14h. Si vous venez en RER, sortez en fin de quai. L'entrée se fera en contrebas du bâtiment 100, côté parking.
+</p>
+
+<p>
+    Liens :
+<ul>
+    <li><a href="https://github.com/BrunoLevy/learn-fpga">Fichiers sources et explications.</a></li>
+    <li><a href="https://www.canal-u.tv/chaines/loops/">Vidéo à venir sur Canal-U.</a></li>
+    <li><a href="https://www.openstreetmap.org/?mlat=48.69821&mlon=2.17732#map=19/48.69821/2.17732">Emplacement de l´Auditorium Irène Joliot-Curie.</a></li>
+    <li><i><a href="{{ site.url }}/cafes/">Page générale sur les cafés LoOPS.</a></i></li>
+</ul>
+</p>

cafes/index.html

@@ -17,13 +17,13 @@
 
 <p><strong>Pour qui ?</strong> Toute personne intéressée par le développement logiciel en environnement scientifique.
 </p>
-<p><strong>Où ?</strong>Ca tourne. Souvent au LAL, à l'IAS, à l'INRIA, à l'X.</a></strong></p>
-<p><strong>Quand ?</strong> Le <strong>premier</strong> mardi de chaque mois, de <strong>13h à 14h</strong></p>
+<p><strong>Où ?</strong>Ca tourne. Souvent à IJCLab, à l'IAS, à l'INRIA, à l'X.</a></strong></p>
+<p><strong>Quand ?</strong> Généralement le <strong>premier</strong> mardi de chaque mois, de <strong>13h à 14h</strong></p>
 
 <h2>Prochains cafés</h2>
 <dl>
-  <dt>24 octobre 2023.</dt>
-  <dd><a href="{{ site.url }}/2023/09/10/cafes-loops">PyES, an open-source software for the simulation of thermodynamic equilibria</a>.</dd>
+  <dt>12 décembre 2023.</dt>
+  <dd><a href="{{ site.url }}/2023/11/23/cafes-loops">À chacun son processeur maison !</a>.</dd>
 </dl>
 
 <h2>Tous les cafés</h2>